在最新一期油管视频中，Moore's Law Is Dead 分享了与 AMD 下一代锐龙（Ryzen）与霄龙（EPYC）处理器“Zen 4D”架构有关的新爆料。由泄密者与内部人士透露的规格可知，每个小芯片拥有多达 16 个核心，辅以将于 2023 年到来的新缓存设计和混合架构。

访问购买页面:

AMD旗舰店

（来自：MLID | YouTube）

据说 AMD Zen 4D 小芯片设计会在下一代 Ryzen 与 EPYC CPU 中得到运用，首发则是定于 2023 年推出的 Bergamo 系列服务器芯片。

与侧重“效率”的英特尔 12 代 Alder Lake 系列芯片的混合式架构相比，AMD 的 Zen 4D 小芯片架构还是有点不同的。

虽然两家公司都在同一芯片上采用了两种不同的核心技术、并具有自己的底层缓存设计，但 AMD 这边更侧重于多线程性能的最大化。

MLID 指出，AMD Zen 4D 内核是 Zen 4 的“精简”版本，具有重新设计的缓存和少量功能。此外为了达成功耗目标，Zen 4D 还具有较低的时钟速率，但主要还是增加整体内核密度。

视频截图（来自：MLID）

Zen 4 每个小芯片最多支持 8 个核心，而 Zen 4D 更是塞下了 16 个内核 —— 这使得 AMD 能够大举增加下一代处理器的核心数量，并继续保持多线程性能方面的领先优势。

正因如此，我们也不奇怪它会率先在霄龙 Bergamo 服务器 CPU 上得到应用。至于剥离大部分功能的原因，则是因为 Zen 4D 的 16 核心 CCD 设计、将占用与标准 8 核 Zen 4 CCD 相同的空间。

这样一来，具有完整 Zen 4 功能的 Zen 4D 小芯片，其不仅裸片尺寸变得更大、还可能砍掉一半的 L3 缓存、以及剔除 AVX-512 指令集（SMT-2 尚未得到确认）。

WCCFTech 指出，这样的 AMD Zen 4D 芯片，与英特尔 Alder Lake CPU 上的 Gracemont（节能 E 核）有些类似 —— 具有较低的时钟频率、较少的每核心 L3 缓存、且不支持 SMT 。

ZEN 4D & Zen 5 Leak - Moore's Law Is Dead（via）

这看起来很像 Alder Lake CPU 上的 Gracemont 核心，它也具有较低的时钟、每核心 L3 缓存，并且不支持 SMT（同步多线程）。

内存方面，传闻称基于 Zen 4D 的霄龙 Bergamo 服务器处理器将支持 12 通道 DDR5（下一代 AM5 桌面产品也有希望），但目前尚未得到 MLID 消息来源的证实。

至于下一代消费级锐龙产品线的具体划分，基于标准 Zen 4 架构的 Raphael 系列芯片可以达到 16 核。而多达 32 个内核的 Zen 4D AM5 芯片，也可作为 HEDT 线程撕裂者的一个主流替代。

虽然到目前为止，我们都未听过任何基于 Zen 4D 的锐龙产品线，但可预计 AMD“Strix Point”APU 处理器会用上 Zen 4D / Zen 5 内核，以及与英特尔 Alder Lake 更相似的设计方法。

最后，预计 Zen 5 可带来较 Zen 4 内核高达 20~40% 的 IPC 性能提升，并于 2023 年底 / 2024 年初到来。

基于 AMD Zen 5 架构的锐龙处理器，可达到 8 个 Zen 5（3nm）和 16 个 Zen 4D（5nm）核心。

但这可能仅限于上文提到的“Strix Point”APU 系列、而不是取代 Raphael 的“Granite Ridge”的锐龙 CPU SKU 。

标签： AMD